# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-27812

(43)公開日 平成9年(1997)1月28日

(51) Int.Cl. <sup>8</sup>		識別記号	庁内整理番号	FΙ			技術表示箇所
H04L	12/28		9466-5K	H04L	11/20	H	
H 0 4 Q	3/00			H 0 4 Q	3/00		
			9466-5K	H04L	11/20	G	

#### 審査請求 未請求 請求項の数4 OL (全 11 頁)


		<b>吞</b> 堂耐水	木間水 耐水項の数4 UL (全 II 貝)
(21)出願番号	特願平7-177609	(71)出顧人	000003078 株式会社東芝
(22)出顧日	平成7年(1995)7月13日	(72)発明者	神奈川県川崎市幸区堀川町72番地 畝川 康夫
		(72/元明省	神奈川県川崎市幸区小向東芝町1 株式会社東芝多摩川工場内
		(74)代理人	弁理士 三好 秀和 (外3名)

# (54) 【発明の名称】 ATMスイッチのアドレス生成回路

## (57)【要約】

【課題】 この発明は、サービスクラス毎に論理的にセルバッファを分割して管理することで、1つのLSIで複数のサービスクラスをサポートすることが可能なAT Mスイッチのアドレス生成回路を提供することを課題とする。

【解決手段】 この発明は、ATM (非同期転送モード)交換システムにおける共有バッファ型のATMスイッチのアドレス生成回路において、共有バッファに格納されているセルの出力ポートを示す宛先情報、アドレス、サービスクラスを示すクラス情報が格納されなるアドレス生成ユニット5を複数備え、共有バッファに対するセルの入出力時には、セルのクラス情報と一致するクラス情報が格納されているアドレス生成ユニット5の宛先情報及びアドレスが選択されて使用されるように構成される。



#### 【特許請求の範囲】

¢

【請求項1】 ATM (非同期転送モード) 交換システムにおける共有バッファ型のATMスイッチのアドレス 生成回路において、

共有バッファに格納されているセルの出力ポートを示す 宛先情報、アドレス、サービスクラスを示すクラス情報 が格納されるアドレス生成ユニットを複数備え、 前記 共有バッファにおけるセルの入出力時には、セルのクラ ス情報と一致するクラス情報が格納される前記アドレス 生成ユニットの宛先情報及びアドレスが選択され使用さ れることを特徴とするATMスイッチのアドレス生成回 路。

【請求項2】 ATM (非同期転送モード) 交換システムにおける共有バッファ型のATMスイッチのアドレス 生成回路において、

共有バッファに対して入出力されるセルの出力ポートを 示す宛先情報が格納される宛先情報レジスタと、

前記共有バッファに対して入出力されるセルのアドレス が格納されるアドレスポインタレジスタと、

前記共有バッファに対して入出力されるセルのサービス クラスを示すクラス情報が設定され、このクラス情報は 前記共有バッファに割り当てるサービスクラスのバッフ ア数に応じて初期設定されてなるクラス情報レジスタ レ

前記それぞれのレジスタの入出力を制御する制御回路と からなるアドレス生成ユニットを複数備え、

前記複数のアドレス生成ユニットの宛先情報レジスタとアドレスポインタレジスタと制御回路とは最下位側から時系列的に内容が格納されるように接続され、前記共有バッファにおけるセルの入出力時には、セルのクラス情報と一致するクラス情報が設定されている前記クラス情報レジスタを含む最下位の前記アドレス生成ユニットの宛先情報レジスタ及びアドレスポインタレジスタが選択され使用されることを特徴とするATMスイッチのアドレス生成回路。

【請求項3】 ATM (非同期転送モード) 交換システムにおける共有バッファ型のATMスイッチのアドレス生成回路において、

共有バッファに格納されているセルの出力ポートを示す 宛先情報とアドレスとサービスクラスを示すクラス情報 とサービスクラスにおけるトラフィック・タイプの優先 順位を示す情報が格納されるアドレス生成ユニットを複 数備え、

前記共有バッファにおけるセルの入力時には、セルのクラス情報と一致するクラス情報が設定されている前記アドレス生成ユニットの宛先情報及びアドレスが選択されて使用され、前記共有バッファにおけるセルの出力時には、セルのクラス情報と一致する優先順位及びクラス情報が設定されている前記アドレス生成ユニットの宛先情報及びアドレスが選択され使用されることを特徴とする

ATMスイッチのアドレス生成回路。

【請求項4】 ATM (非同期転送モード) 交換システムにおける共有バッファ型のATMスイッチのアドレス 生成回路において、

共有バッファに対して入出力されるセルの出力ポートを 示す宛先情報が格納される宛先情報レジスタと、

前記共有バッファに対して入出力されるセルのアドレス が格納されるアドレスポインタレジスタと、

複数のトラフィック・タイプを含む所定のサービスクラ 10 スにおけるトラフィック・タイプの優先順位を示す情報 がセルの入力時に設定されてなる第1のクラス情報レジ スタと、

前記共有バッファに対して入出力されるセルのサービス クラスを示すクラス情報が設定され、このクラス情報は 前記共有バッファに割り当てるサービスクラスのバッフ ア数に応じて初期設定されてなる第2のクラス情報レジ スタと、

前記それぞれのレジスタの入出力を制御する制御回路と からなるアドレス生成ユニットを複数備え、

20 前記複数のアドレス生成ユニットの宛先情報レジスタとアドレスポインタレジスタと第1のクラス情報レジスタと制御回路は最下位側から時系列的に内容が格納されるように接続され、前記共有バッファにおけるセルの入力時には、セルのクラス情報と一致するクラス情報が設定されている前記第2のクラス情報レジスタを含む最下位の前記アドレス生成ユニットの宛先情報レジスタ及びアドレスポインタレジスタが選択されて使用され、前記共有バッファにおけるセルの出力時には、セルのクラス情報と一致する優先順位及びクラス情報が設定されている前記第1及び第2のクラス情報レジスタを含む最下位の前記アドレス生成ユニットの宛先情報レジスタ及びアドレスポインタレジスタが選択され使用されることを特徴とするATMスイッチのアドレス生成回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ATM (Asynchronous Transfer Mode、非同期転送モード)交換システムにおける共有パッファ型のATMスイッチのアドレス生成回路に関する。

# 40 [0002]

【従来の技術】ATMスイッチは、ATMセルに付加された宛先情報 (ルーティングタグ)をもとに、セルをその宛先に交換する動作を実現するものであり、セルを蓄積するセルバッファの配置によって、入力バッファ型、出力バッファ型、共有バッファ型に分類される。一般に、バッファ総数を一定としたときのセル廃棄率特性は、共有バッファ型が最も優れている。

【0003】共有バッファ型のATMスイッチにおける セルバッファのアドレス管理方式としては、リンクトリ 50 スト方式、シフトレジスタ方式などが知られている。

2

【0004】このような方式のATMスイッチにおい て、ATMスイッチで実現される機能の一つに同報機能 (マルチキャスト)がある。同報機能は、入力セルをコ ピーして複数の出力ポートに出力する機能である。しか し、リンクトリスト方式で同報機能を実現しようとする と、1)同報セルのスループットに限界があり、2)セ ルバッファの有効利用が図れないなどの問題がある。こ れに対して、シフトレジスタ方式では、以下に述べるよ うに宛先情報を記憶するレジスタを出力リンクと同数用 意することにより容易に実現できる。

【0005】次に、シフトレジスタ型のアドレス管理方 式を実現する従来のアドレス生成回路の概要について、 図12を用いて説明する。

【0006】図12において、アドレス生成回路は、セ ルの宛先情報を記憶する宛先情報レジスタ101と、セ ルが記憶されているセルバッファ (図示せず) のアドレ スを記憶するアドレスポインタレジスタ102と、これ らを制御するカラム制御回路103で構成されるアドレ ス生成ユニット104が、宛先情報入力バス105、制 御バス106、アドレスポインタ出力バス107を介し てループ状に接続されて構成されている。宛先情報入力 バス105にはスイッチ入力部(図示せず)よりセルの 宛先情報が、制御バス106にはアドレス生成回路の制 御データがそれぞれ転送される。また、アドレスポイン タ出力バス107には、セルのセルバッファへの書き込 みアドレス、セルバッファからの読み出しアドレスがそ れぞれ転送される。

【0007】各アドレス生成ユニット104の位置関係 はセルの到着順序に対応しており、図中の下方に位置す るアドレス生成ユニット104に対応するセルは、上方 に位置するアドレス生成ユニット104のセルよりも到 着時間が古い。したがって、ある出力ポート行きのセル を時間順序を守って出力するためには、アドレス生成回 路を下方から検索し、その出力ポート行きの宛先情報が 記憶されているアドレス生成ユニット104を検出すれ ばよい。検出されたアドレス生成ユニット104のアド レスポインタレジスタ102に記憶されたアドレスがセ ルバッファの読み出しアドレスとなる。

【0008】アドレス生成回路におけるシフトレジスタ 型のアドレス管理は、入力動作、出力動作、シフト動作 の一連の3つの動作により実現される。

【0009】入力動作は、セルが入力されるときに行わ れる。セル入力時は、セルに付加された宛先情報がアド レス生成回路に転送され、アドレス生成回路の空きカラ ムが下方から検索される。最初に検索された空きカラム に宛先情報が入力され、そのカラムのアドレスポインタ がセルバッファへ転送されて、セルバッファにセルが書 き込まれる。

【0010】図14、15、16、17は図13に示す 初期状態から、宛先情報0を持つセルA、宛先情報1を 持つセルB、宛先情報1を持つセルC、宛先情報0を持 つセルDが、この順序で入力されたときのアドレス生成 回路108及びセルバッファ109の内部状態をそれぞ れ図示したものである。

4

【0011】出力動作は、セルが出力されるときに行わ れる。セル出力時は、出力ポートに一致する宛先情報を 持つアドレス生成回路のカラムが下方から検索され、最 初に検索されたカラムのアドレスポインタがセルバッフ アへ転送されて、セルバッファからセルが読み出され 10 る。また、出力されたカラムの宛先情報はリセットさ れ、セルが出力されたカラムは空きカラムとなる。

【0012】図18、19は図17に示す状態から、出 カポート"0"行きのセル、出力ポート"1"行きのセ ルが、この順序で出力されたときのアドレス生成回路 1 08及びセルバッファ109の内部状態をそれぞれ図示 したものである。

【0013】シフト動作は、出力動作によって生じた空 きカラムを詰めるために行われる。シフト動作時は、ア ドレス生成回路の空きカラムが下方から検索され、最初 20 に検索された空きカラムのアドレスポインタの値をアド レスポインタ出力バス107に出力するとともに、その カラムより上方のカラムの値を1段下のカラムヘシフト する。アドレスポインタ出力バスに出力されたアドレス ポインタの値は最上段のカラムへ入力される。

【0014】図20は図19に示す状態から1回のシフ ト動作が行われ、図21は図20に示す状態から1回の シフト動作が行われて、それぞれ空きカラムが1つ詰め られたときのアドレス生成回路108及びセルバッファ 109の内部状態を図示したものである。

【0015】上記のアドレス生成回路においては、同報 機能は宛先情報レジスタ101を出力ポートと同数用意 することで容易に実現される。例えば4つの出力ポート を有する場合には、図22に示すように、宛先情報レジ スタ101の各ピットと出力ポートを1対1に対応さ せ、同報すべき出力ポートに対応する宛先情報レジスタ 101のビットに例えば"1"を設定する。入力動作、 シフト動作は上述したものと同様であるが、出力動作に おいて、セルが出力されたカラムの出力ポートに対応す る宛先情報ビットのみがリセットされるのが異なる。

【0016】このようなシフトレジスタ型アドレス管理 方式を採用した従来の共有バッファ型のATMスイッチ LSIでは、セルバッファの容量がチップサイズの制約 から256セル程度に制限されていたため、例えば、C BR (Constant Bit Rate) 、 VBR (Variable Bit Rate) \ ABR (A vailable Bit Rate) などのトラッフ ィク・タイプの異なる複数のサービスクラスを1つのス イッチLSIでサポートするには、スループットの観点 から見てセルバッファの容量が不足していた。したがっ 50 て、複数のサービスクラスをサポートするためには、例

5

えば、呼受付制御 (CAC: CallAdmissio n Control)により、予め回線の帯域割当てを 行うCBR/VBRセルを扱うスイッチ基板と、帯域割 当てを行わない ABRセルを扱うスイッチ基板の2枚で **構成される2プレーンスイッチなどが用いられていた。** 

【0017】しかしながら、最近の微細化技術の進展と ともに、1つのスイッチLSIに集積化が可能なセルバ ッファ数も512セル程度にまで増加したため、セルバ ッファ数の観点からは1つのLSIで複数のサービスク ラスをサポートすることが可能になってきた。そこで、 共有バッファ型のスイッチLSIにおいて、複数のサー ビスクラスを効率的かつ柔軟にサポートするアドレス管 理方式の提案が待たれていた。

#### [0018]

【発明が解決しようとする課題】以上説明したように、 従来の共有バッファ型のATMスイッチにおいては、チ ップサイズの制約からセルバッファの容量に制限を受け ていたため、複数のサービスクラスを1チップのLSI でサポートすることができず、複数のLSIチップによ りサポートしていた。このため、構成の大型化や製造工 数の増大といった不具合を招いていた。

【0019】そこで、この発明は、上記に鑑みてなされ たものであり、その目的とするところは、サービスクラ ス毎に論理的にセルバッファを分割して管理すること で、1つのLSIで複数のサービスクラスをサポートす ることが可能なATMスイッチのアドレス生成回路を提 供することにある。

### [0020]

【課題を解決するための手段】上記目的を達成するため に、請求項1記載の発明は、ATM(非同期転送モー ド)交換システムにおける共有バッファ型のATMスイ ッチのアドレス生成回路において、共有バッファに格納 されているセルの出力ポートを示す宛先情報、アドレ ス、サービスクラスを示すクラス情報が格納されるアド レス生成ユニットを複数備え、前記共有バッファにおけ るセルの入出力時には、セルのクラス情報と一致するク ラス情報が格納される前記アドレス生成ユニットの宛先 情報及びアドレスが選択され使用される構成される。

【0021】請求項2記載の発明は、ATM(非同期転 送モード)交換システムにおける共有バッファ型のAT Mスイッチのアドレス生成回路において、共有バッファ に対して入出力されるセルの出力ポートを示す宛先情報 が格納される宛先情報レジスタと、前記共有バッファに 対して入出力されるセルのアドレスが格納されるアドレ スポインタレジスタと、前記共有バッファに対して入出 力されるセルのサービスクラスを示すクラス情報が設定 され、このクラス情報は前記共有バッファに割り当てる サービスクラスのバッファ数に応じて初期設定されてな るクラス情報レジスタと、前記それぞれのレジスタの入 出力を制御する制御回路とからなるアドレス生成ユニッ

6

トを複数備え、前記複数のアドレス生成ユニットの宛先 情報レジスタとアドレスポインタレジスタと制御回路と は最下位側から時系列的に内容が格納されるように接続 され、前記共有バッファにおけるセルの入出力時には、 セルのクラス情報と一致するクラス情報が設定されてい る前記クラス情報レジスタを含む最下位の前記アドレス 生成ユニットの宛先情報レジスタ及びアドレスポインタ レジスタが選択され使用されて構成される。

【0022】請求項3記載の発明は、ATM (非同期転 10 送モード)交換システムにおける共有バッファ型のAT Mスイッチのアドレス生成回路において、共有バッファ に格納されているセルの出力ポートを示す宛先情報とア ドレスとサービスクラスを示すクラス情報とサービスク ラスにおけるトラフィック・タイプの優先順位を示す情 報が格納されてなるアドレス生成ユニットを複数備え、 前記共有バッファにおけるセルの入力時には、セルのク ラス情報と一致するクラス情報が設定されている前記ア ドレス生成ユニットの宛先情報及びアドレスが選択され て使用され、前記共有バッファにおけるセルの出力時に 20 は、セルのクラス情報と一致する優先順位及びクラス情 報が設定されている前記アドレス生成ユニットの宛先情 報及びアドレスが選択され使用されて構成される。

【0023】請求項4記載の発明は、ATM(非同期転 送モード)交換システムにおける共有バッファ型のAT Mスイッチのアドレス生成回路において、共有バッファ に対して入出力されるセルの出力ポートを示す宛先情報 が格納される宛先情報レジスタと、前記共有バッファに 対して入出力されるセルのアドレスが格納されるアドレ スポインタレジスタと、複数のトラフィック・タイプを 含む所定のサービスクラスにおけるトラフィック・タイ プの優先順位を示す情報がセルの入力時に設定されてな る第1のクラス情報レジスタと、前記共有バッファに対 して入出力されるセルのサービスクラスを示すクラス情 報が設定され、このクラス情報は前記共有バッファに割 り当てるサービスクラスのバッファ数に応じて初期設定 されてなる第2のクラス情報レジスタと、前記それぞれ のレジスタの入出力を制御する制御回路とからなるアド レス生成ユニットを複数備え、前記複数のアドレス生成 ユニットの宛先情報レジスタとアドレスポインタレジス タと第1のクラス情報レジスタと制御回路は最下位側か 40 ら時系列的に内容が格納されるように接続され、前記共 有バッファにおけるセルの入力時には、セルのクラス情 報と一致するクラス情報が設定されている前記第2のク ラス情報レジスタを含む最下位の前記アドレス生成ユニ ットの宛先情報レジスタ及びアドレスポインタレジスタ が選択されて使用され、前記共有バッファにおけるセル の出力時には、セルのクラス情報と一致する優先順位及 びクラス情報が設定されている前記第1及び第2のクラ ス情報レジスタを含む最下位の前記アドレス生成ユニッ トの宛先情報レジスタ及びアドレスポインタレジスタが

選択され使用されて構成される。

[0024]

【発明の実施の形態】以下、本発明の実施の形態を図面 を用いて説明する。

【0025】図1は請求項1又は2記載の発明の一実施 形態に係るATMスイッチのアドレス生成回路の構成を 示す回路図である。

【0026】図1において、アドレス生成回路は、宛先情報レジスタ1、アドレスポインタレジスタ2、クラス情報レジスタ3、カラム制御回路4からなるアドレス生成ユニット5が、それぞれ対応した宛先情報入力バス6、制御バス7、アドレスポインタ出力バス8を介してループ状に接続されて構成されている。

【0027】宛先情報レジスタ1は、セルの宛先情報を 格納するレジスタであり、アドレスポインタレジスタ2 は、セルバッファ (図示せず) に記憶されているセルの アドレスを格納するレジスタであり、クラス情報レジス タ3はセルのサービスクラスを格納するレジスタであ り、カラム制御回路4はこれらのレジスタを制御する回 路である。クラス情報レジスタ3は、初期設定時に各サ ービスクラス毎に割り当てるバッファ数に対応して値が 設定される。例えば、CBRとVBRが含まれるG(G uaranteed Traffic) クラス、ABR が含まれるB (Best Effort Traffi c) クラスの2つのサービスクラスにセルバッファを固 定的に分割したい場合は、Bクラスに割り当てるセルバ ッファ数に対応するエントリのクラス情報レジスタに例 えば"1"を立てる。この場合は、クラス情報レジスタ 3が"O"のエントリはGクラスに割り当てられること になる。

【0028】宛先情報入力バス6には、スイッチ入力部(図示せず)よりセルの宛先情報が転送される。制御バス7には、アドレス生成回路への制御データが転送される。アドレスポインタ出力バス8には、セルのセルバッファへの書き込みアドレス、セルバッファからの読み出しアドレスがそれぞれ転送される。各アドレス生成ユニット5の位置(位置とは物理的な位置ではない)関係は、セルの到着順序に対応しており、同一サービスクラス内では、下方(下位)にあるアドレス生成ユニット5に対応するセルが時間的に古い。

【0029】異なるサービスクラス間では、必ずしも下方(下位)にあるアドレス生成ユニット5に対応するセルが時間的に古いとは限らない。しかし、サービスクラス間では優先制御が行われるため、遅延優先度の高いセルは、たとえ到着順序が後であっても、優先度の低いセルを追い越して出力される。したがって、同一サービスクラス内の時間的順序のみが重要であり、異なるサービスクラス間の時間的順序の逆転は問題とはならない。

【0030】本実施形態のアドレス生成回路は、入力動作、出力動作、シフト動作の3つの動作で作用する。

【0031】入力動作は、セルが入力されるときに行われる。セル入力時は、セルに付加された宛先情報とクラス情報がアドレス生成回路9に転送され、アドレス生成回路9の対応するクラスの空きカラムが下方(下位)から検索される。最初に検索された対応するクラスの空きカラムに宛先情報が入力され、そのカラムのアドレスポインタがセルバッファ10へ転送されて、セルバッファ10にセルが書き込まれる。

【0032】図3、図4、図5、図6は、図2に示す初10 期状態から、宛先情報0、クラスGを持つセルA、宛先情報1、クラスBを持つセルB、宛先情報1、クラスGを持つセルC、宛先情報0、クラスBを持つセルDが、この順序で入力されたときのアドレス生成回路9とセルバッファ10の内部状態をそれぞれ図示したものである。

【0033】出力動作は、セルが出力されるときに行われる。セル出力時は、出力ポートと出力クラスに一致する宛先情報とクラス情報を持つアドレス生成回路9のカラムが下方から検索され、最初に検索されたカラムのアドレスポインタがセルバッファ10へ転送されて、セルバッファ10からセルが読み出される。また、出力されたカラムの宛先情報はリセットされる。

【0034】図7、8は図6に示す状態から、出力ポート0行きのクラスGのセル、出力ポート1行きのクラスGのセルが、この順序で出力されたときのアドレス生成回路9とセルバッファ10の内部状態をそれぞれ図示したものである。セルが出力されたカラムは空きカラムとなる。

【0035】シフト動作は、出力動作によって生じた空きカラムを詰めるために行われる。シフト動作時は、アドレス生成回路9の空きカラムがクラス情報とともに下方から検索され、最初に検索された空きカラムのクラス情報とアドレスポインタの値をアドレスポインタ出力バス8に出力するとともに、そのカラムより上方のカラムの値を1段下のカラムへシフトする。アドレスポインタ出力バス8に出力されたクラス情報とアドレスポインタの値は最上段のカラムへ入力される。

【0036】図9は図8に示す状態から1回のシフト動作が行われて、空きカラムが1つ詰められたときのアド 40 レス生成回路9とセルバッファ10の内部状態を図示したものであり、図10は図9に示す状態から1回のシフト動作が行われて、空きカラムが1つ詰められたときのアドレス生成回路9とセルバッファ10の内部状態を図示したものである。

【0037】また、上記のアドレス生成回路において、 入力セルをコピーして複数の出力ポートに出力する同報 機能は、宛先情報レジスタ1を出力ポートと同数用意す ることで、容易に実現される。

【0038】図11は請求項3又は4記載の発明の一実 50 施形態に係るATMスイッチのアドレス生成回路の構成

8

を示す回路図である。

【0039】この実施形態の特徴とするところは、上述した図1に示す実施形態のアドレス生成回路に比べて、クラス情報を第1のクラス情報レジスタ11、および第2のクラス情報レジスタ3に分割して持つことようにしたことにあり、他の構成は図1に示す構成と同様である。

【0040】第1のクラス情報レジスタ11は、セル入 力時にセルに付加されたクラス情報に基づいて設定さ れ、第2のクラス情報レジスタ3は、図1に示すクラス 情報レジスタ3と同じものであり、初期設定時に各サー ビスクラス毎に割り当てるバッファ数に対応して値が設 定される。例えば、CBRとVBRが含まれるG(Gu aranteed Traffic) クラス、ABRが 含まれるB (BestEffort Traffic) クラスの2つのサービスクラスにバッファを固定的に分 割したい場合は、Gクラスに割り当てるセルバッファ数 に対応するエントリの第2のクラス情報レジスタ3に "1"を立てる。この場合、クラス情報レジスタ3が "0"のエントリはBクラスに割り当てられることにな る。さらに、Gクラスに割り当てられたバッファはCB RとVBRで共有するが、それらの間に優先度を設けて 扱いたい場合は、入力されたセルのクラス情報に基づい て、第1のクラス情報レジスタ11にCBRならば例え ば"1"、VBRならば"0"を立てる。

【0041】この実施形態のアドレス生成回路は、入力動作、出力動作、シフト動作の3つの動作で作用する。【0042】入力動作は、セルが入力されるときに行われる。セル入力時は、セルに付加された宛先情報とクラス情報がアドレス生成回路に転送され、アドレス生成回路の対応するクラス(B又はG)の空きカラムに宛先情報、第1のクラス情報レジスタ11にクラス情報(CBR又はVBR)が入力され、そのカラムのアドレスポインタがセルバッファへ転送されて、セルバッファにセルが書き込まれる。

【0043】出力動作は、セルが出力されるときに行われる。セル出力時は、出力ポートと出力クラス(CBR、VBR、ABR)に一致する宛先情報とクラス情報を持つアドレス生成回路のカラムが下方(下位)から検索され、最初に検索されたカラムのアドレスポインタがセルバッファへ転送されて、セルバッファからセルが読み出される。また、出力されたカラムの宛先情報はリセットされる。セルが出力されたカラムは空きカラムとなる。

【0044】シフト動作は、出力動作によって生じた空きカラムを詰めるために行われる。シフト動作時は、アドレス生成回路の空きカラムがクラス情報 (B又はG)とともに下方から検索され、最初に検索された空きカラムのクラス情報 (B又はG)とアドレスポインタの値を

アドレスポインタ出力バスに出力するとともに、そのカラムより上方のカラムの値を1段下のカラムへシフトする。アドレスポインタ出力バスに出力されたクラス情報(B又はG)とアドレスポインタの値は最上段のカラムへ入力される。

【0045】以上、本発明のATM交換システムにおける共有バッファ型のATMスイッチのアドレス生成回路によれば、複数のサービスクラスにセルバッファを固定的に分割(ハード・パーティション)すること、さらには、それらの一部のサービスクラスで優先制御を行うがセルバッファを共有(ソフト・パーティション)することを同時に実現することが可能となる。

#### [0046]

【発明の効果】以上説明したように、請求項1又は2記載の発明によれば、サービスクラスを示すクラス情報を格納する手段を設けるようにしたので、1つのスイッチLSIで複数のサービスクラスをサポートすることが可能となる。また、サービスクラス毎に割り当てられるセルバッファ数は、初期設定時において容易に変更することができる。

【0047】請求項3又は4記載の発明によれば、複数の異なるトラフィック・タイプを含むサービスクラスにおいて、それぞれのトラフィック・タイプ毎に優先順位を設けて優先制御を行うようにしたので、1つのスイッチLSIで複数のサービスクラスをセルバッファを共有してよりきめ細かくサポートすることができる。

# 【図面の簡単な説明】

【図1】請求項1又は2記載の発明の一実施形態に係る ATMスイッチのアドレス生成回路の構成を示す回路図 7 である。

【図2】図1に示すアドレス生成回路の初期状態を示す 図である。

【図3】図2に示すアドレス生成回路の状態から入力動 作後の内部状態を示す図である。

【図4】図3に示すアドレス生成回路の状態から入力動作後の内部状態を示す図である。

【図5】図4に示すアドレス生成回路の状態から入力動作後の内部状態を示す図である。

【図6】図5に示すアドレス生成回路の状態から入力動40 作後の内部状態を示す図である。

【図7】図6に示すアドレス生成回路の状態から出力動 作後の内部状態を示す図である。

【図8】図7に示すアドレス生成回路の状態から出力動作後の内部状態を示す図である。

【図9】図8に示すアドレス生成回路の状態からシフト動作後の内部状態を示す図である。

【図10】図9に示すアドレス生成回路の状態からシフト動作後の内部状態を示す図である。

【図11】請求項3又は4記載の発明の一実施形態に係 50 るATMスイッチのアドレス生成回路の構成を示す回路

図である。

【図12】従来のATMスイッチにおけるシフトレジス タ型のアドレス生成回路の構成を示す図である。

【図13】図12に示すアドレス生成回路の初期状態を 示す図である。

【図14】図13に示すアドレス生成回路の状態から入 力動作後の内部状態を示す図である。

【図15】図14に示すアドレス生成回路の状態から入力動作後の内部状態を示す図である。

【図16】図15に示すアドレス生成回路の状態から入 10 力動作後の内部状態を示す図である。

【図17】図16に示すアドレス生成回路の状態から入力動作後の内部状態を示す図である。

【図18】図17に示すアドレス生成回路の状態から出力動作後の内部状態を示す図である。

【図19】図18に示すアドレス生成回路の状態から出力動作後の内部状態を示す図である。

【図20】図19に示すアドレス生成回路の状態からシ

フト動作後の内部状態を示す図である。

【図21】図20に示すアドレス生成回路の状態からシフト動作後の内部状態を示す図である。


12

【図22】同報機能を備えた従来のATMスイッチのアドレス生成回路の構成を示す図である。


#### 【符号の説明】

- 1 宛先情報レジスタ
  - 2 アドレスポインタレジスタ
- 3 クラス情報レジスタ
- 0 4 カラム制御回路
  - 5 アドレス生成ユニット
  - 6 宛先情報入力バス
  - 7 制御バス
  - 6 アドレスポインタ出力バス
  - 9 アドレス生成回路
  - 10 セルバッファ
  - 11 第1のクラス情報レジスタ


## 【図1】



【図13】




【図2】




[図14]

NULL	N	N	NULL
NULL	N-1	N-1 ▶	NULL
NULL	4	4	NULL
NULL	3	3 <u></u>	NULL
NULL	2	<del>2</del>	NULL
NULL	1	1	NULL
0	0		Α
先情報 2	アドレスポインタ	, 7	セル
8アドレス	生成回路	109	9セルバッファ


【図3】




【図4】



【図5】




【図6】




【図15】

NULL	N	<del>}N</del> →	NULL
NULL	N-1	N-1	NULL
NULL	4	4	NULL
NULL	3	3	NULL
NULL	2	<del></del>	NULL
1	1	<del></del>	В
0	0	<del>1                                    </del>	Α
宛先情報	アドレスポイ	ンタ	セル
<sup>し</sup> 108アドレ	- ス生成回路		109セルバッファ


【図7】




【図9】




【図16】




【図8】




【図10】




【図11】



[図12]




【図17】




【図18】

NULL	N		NULL
NULL	N-1	N-1	NULL
i .			
NULL	4	4	NULL.
0	3	3	D
1	2	2,	C
1	1	<del></del>	В
NULL	0	•	NULL
宛先情報 7	アドレスポ	インタ	ten
08アドレス生成回路			109セルバッファ


【図19】



【図21】



【図20】



【図22】

